JEDEC ได้เปิดตัวมาตรฐานหน่วยความจำ JESD79-5 DDR5 ล่าสุดที่ตรงตามข้อกำหนด DRAM ของระบบไคลเอนต์และเซิร์ฟเวอร์ที่จะใช้ในอีกหลายปีข้างหน้า หน่วยความจำชนิดใหม่เพิ่มประสิทธิภาพอย่างมาก ปรับปรุงประสิทธิภาพ เพิ่มความจุหน่วยความจำสูงสุดสี่เท่าต่ออุปกรณ์ ลดการใช้พลังงาน และปรับปรุงความน่าเชื่อถือ Desi Rhoden ประธานคณะกรรมการกล่าวว่า "ด้วยประสิทธิภาพ ความน่าเชื่อถือ และโหมดประหยัดพลังงานใหม่ๆ ที่นำมาใช้ในการออกแบบ ทำให้ DDR5 พร้อมที่จะสนับสนุนและเปิดใช้งานเทคโนโลยีแห่งอนาคต" Desi Rhoden ประธานคณะกรรมการกล่าว หน่วยความจำ JC-42 และรองประธานบริหาร Montage Technology "ความทุ่มเทและความพยายามอย่างมากของบริษัทสมาชิก JEDEC กว่า 150 แห่งทั่วโลกส่งผลให้มีมาตรฐานที่ตอบสนองในทุกด้านของอุตสาหกรรม รวมถึงความต้องการของระบบ กระบวนการผลิต การออกแบบวงจร เครื่องมือและการทดสอบการจำลอง นักพัฒนาเพื่อคิดค้นและพัฒนาแอพพลิเคชั่นเทคโนโลยีที่หลากหลาย"
![]()
(เครดิตรูปภาพ: ไมครอน) จำนวนแกนประมวลผลที่เพิ่มขึ้นต้องการแบนด์วิธของหน่วยความจำระบบที่สูงขึ้น (เพื่อให้แบนด์วิธต่อคอร์อย่างน้อยในระดับปัจจุบัน) รวมถึงความจุของหน่วยความจำที่ใหญ่ขึ้น ตัวควบคุมหน่วยความจำสมัยใหม่สามารถรองรับโมดูล DRAM ได้สูงสุดสองโมดูลต่อช่อง เนื่องจากข้อจำกัดด้านความสมบูรณ์ของสัญญาณ (โดยไม่ต้องใช้ LRDIMM หรือโซลูชันบัฟเฟอร์อื่นๆ) ดังนั้นความจุของ DIMM จึงเป็นสิ่งที่กำหนดความจุของหน่วยความจำต่อกล่องในปัจจุบัน ในขณะเดียวกัน เนื่องจากเซิร์ฟเวอร์สามารถใช้งานได้ทุกที่ตั้งแต่ 16 ถึง 48 โมดูลหน่วยความจำ DRAM จึงกลายเป็นปัจจัยที่จับต้องได้ต่อการใช้พลังงานโดยรวม ดังนั้นการลดหน่วยความจำจึงเป็นสิ่งจำเป็นสำหรับมาตรฐานหน่วยความจำใหม่ Joe Macri, CTO ของกราฟิกและ AMD กล่าวว่า "การประมวลผลประสิทธิภาพสูงต้องใช้หน่วยความจำที่สามารถรองรับความต้องการที่เพิ่มขึ้นของโปรเซสเซอร์ในปัจจุบัน “ด้วยการเปิดตัวมาตรฐาน DDR5 AMD สามารถออกแบบผลิตภัณฑ์ได้ดีขึ้นเพื่อตอบสนองความต้องการในอนาคตของลูกค้าและผู้ใช้ปลายทางของเรา
ความจุสี่เท่า
ข้อมูลจำเพาะ DDR4 กำหนดอุปกรณ์หน่วยความจำที่มีความจุสูงสุด 16 GB ซึ่งจำกัดความจุของ RDIMM ระดับเซิร์ฟเวอร์ระดับฐานแปดที่ใช้แบตเตอรี่ 4-Hi จาก 16 GB ถึง 256 GB เนื่องจากต้นทุนที่จำกัดและประสิทธิภาพที่คาดเดาได้ ปัจจุบันไม่มีผู้ผลิตโมดูลใดผลิต DDR4 RDIMM ขนาด 512 GB แต่โมดูล 256 GB มีจำหน่ายมาระยะหนึ่งแล้ว มาตรฐาน DDR5 ใหม่รองรับ 24Gb, 32Gb และ 64Gb DRAM ซึ่งจะทำให้ผู้ผลิตสามารถสร้างโมดูลหน่วยความจำเซิร์ฟเวอร์ขนาดใหญ่โดยใช้แบตเตอรี่ขนาด 16Gb 64Gb (คิดเป็น 4TB) ได้ในอนาคตอันไกล ไคลเอนต์พีซีจะได้รับประโยชน์จากมาตรฐานใหม่นี้ เนื่องจากแล็ปท็อปที่เชี่ยวชาญจะสามารถรองรับ DRAM ได้มากขึ้นเนื่องจากความจุที่สูงขึ้นต่ออุปกรณ์ (สมมติว่า CPU ไคลเอนต์รองรับ DRAM ความจุสูง) ในด้านโมดูล เราจะเห็น DIMM ด้านเดียว/แถวเดียว 48GB และ 64GB สำหรับเดสก์ท็อปและแล็ปท็อปในอีกไม่กี่ปีข้างหน้า
![]()
(เครดิตรูปภาพ: SK Hynix)
อัตราข้อมูลสองเท่า
"DDR5 พัฒนาขึ้นด้วยความพยายามอย่างมากในอุตสาหกรรม นับเป็นก้าวกระโดดครั้งยิ่งใหญ่ในด้านความจุของหน่วยความจำ โดยนำเสนอแบนด์วิธที่เพิ่มขึ้น 50% เป็นครั้งแรกในช่วงเริ่มต้นของเทคโนโลยีใหม่เพื่อตอบสนองความต้องการด้านปัญญาประดิษฐ์และประสิทธิภาพสูง คอมพิวติ้ง” แคโรลีน ดูแรน รองประธานกลุ่มแพลตฟอร์มข้อมูลและผู้จัดการทั่วไปของเทคโนโลยีหน่วยความจำและ IO ของอินเทลกล่าว นอกเหนือจากการเพิ่มความจุสูงสุดเป็นสี่เท่าต่ออุปกรณ์แล้ว DDR5 ยังมีการปรับปรุงประสิทธิภาพอย่างมาก ความเร็วในการถ่ายโอนข้อมูลที่มาตรฐานใหม่รองรับเริ่มต้นที่ 4.8 Gbit/s และจะเพิ่มเป็น 6.4 Gbit/s อย่างเป็นทางการ ในขณะเดียวกัน SK Hynix ได้แสดงความตั้งใจที่จะเพิ่มความเร็ว I/O ของ DDR5 เป็น 8.4 Gbit/s ต่อพิน ซึ่งแสดงให้เห็นถึงศักยภาพที่ยอดเยี่ยมของมาตรฐานใหม่สำหรับนักโอเวอร์คล็อก เพื่อรองรับอัตราข้อมูลที่สูงมากและช่วยให้ขยายขนาดได้ในระยะยาว ผู้พัฒนาข้อกำหนดนี้ใช้นวัตกรรมจำนวนมาก เช่น การสิ้นสุดบนชิป, DFE (Decision Feedback Equalization) เพื่อขจัดสัญญาณรบกวนที่สะท้อนด้วยความเร็วสูง I ใหม่และปรับปรุง /O ความเร็วและโหมดขับเคลื่อน
![]()
(เครดิตรูปภาพ: SK Hynix)
การปรับปรุงประสิทธิภาพ
เพื่อเพิ่มประสิทธิภาพการอ่านหน่วยความจำ DDR5 จะเพิ่มความยาวการระเบิดเป็น 16 ไบต์สำหรับระบบที่มีแคชไลน์ 64 ไบต์ และอาจเพิ่มเป็น 32 ไบต์สำหรับเครื่องที่มีแคชไลน์ 128 ไบต์ เพื่อปรับปรุงประสิทธิภาพให้ดียิ่งขึ้น DDR5 มีรูปแบบการอัพเกรดที่ดีขึ้น รวมทั้งกลุ่มธนาคารจำนวนมากขึ้นโดยมีจำนวนธนาคารต่อกลุ่มเท่ากัน แม้ว่า DDR5 จะสืบทอดรูปแบบโมดูล 288 พินจาก DDR4 แต่สถาปัตยกรรม DIMM ก็เปลี่ยนไปอย่างมาก (เช่นเดียวกับพินเอาท์) โมดูล DDR5 แต่ละโมดูลมีแชนเนล 32/40 บิตอิสระเต็มที่ 7 แชนเนล (ไม่มี/หรือมี ECC) พร้อมด้วยแอดเดรส 5 บิต (เพิ่ม) / คำสั่ง (Cmd) ของตัวเอง รวมทั้งบัสข้อมูล โดยทั่วไป แชนเนลที่ "แคบกว่า" มักจะให้การใช้งานที่ดีกว่า ดังนั้นสองแชนเนลที่แยกจากกันต่อโมดูลจึงมีแนวโน้มที่จะเพิ่มแบนด์วิดท์จริงที่โมดูลให้มา จากข้อมูลของ Micron DDR36 สามารถส่งมอบแบนด์วิธหน่วยความจำที่มีประสิทธิภาพมากขึ้นถึง 4% เมื่อเทียบกับ DDRXNUMX แม้ที่ความเร็ว I/O เท่าเดิมเนื่องจากการปรับปรุงสถาปัตยกรรม
![]()
(เครดิตรูปภาพ: ไมครอน)
ลดการใช้พลังงาน
การใช้พลังงาน DRAM เป็นสิ่งสำคัญสำหรับทั้งไคลเอนต์และเซิร์ฟเวอร์ ดังนั้น DDR5 จึงลดแรงดันไฟจ่ายหน่วยความจำลงเหลือ 1.1 V โดยมีช่วงการกระตุกที่อนุญาตที่ 3% (เช่น ±0.033 V) และแนะนำโหมดประหยัดพลังงานเพิ่มเติม เนื่องจากมีอัตรา jitter ต่ำที่ได้รับอนุญาตสูง โมดูล DDR5 ทั้งหมด ทั้งไคลเอ็นต์และเซิร์ฟเวอร์ จะจัดส่งพร้อมกับโมดูลควบคุมแรงดันไฟฟ้าและ IC การจัดการพลังงานของตนเองเพื่อให้พลังงานสะอาด เพิ่มค่าใช้จ่ายของคุณเล็กน้อย สำหรับ DIMM ทั่วไป การเพิ่มขึ้นนี้อาจสังเกตเห็นได้ แต่สำหรับผู้ที่ซื้อ DRAM เทราไบต์ต่อซ็อกเก็ตในพื้นที่เซิร์ฟเวอร์ ค่าใช้จ่าย VRM และ PMIC เพิ่มเติมจะไม่สำคัญ โดยทั่วไปแล้ว VRM และ PMIC ที่ใช้โมดูลจะทำให้การออกแบบมาเธอร์บอร์ดง่ายขึ้น ซึ่งจะดีสำหรับแพลตฟอร์มที่มีตำแหน่งหน่วยความจำหลายสิบแห่ง ในระหว่างนี้ เป็นเรื่องน่าสนใจที่จะเห็นว่าผู้ผลิตโมดูลหน่วยความจำระดับมือสมัครเล่นสร้างความแตกต่างด้วยตัวควบคุมแรงดันไฟฟ้าที่สูงขึ้นและความเร็ว I/O ที่สูงขึ้นได้อย่างไร
ปรับปรุงประสิทธิภาพและ RAS
การสร้างอุปกรณ์หน่วยความจำที่มีความจุ 16 GB หรือ 64 GB พร้อมสัญญาณนาฬิกาสูงและอัตราการถ่ายโอนข้อมูลสูงถึง 6.4 Gbit/s ต่อพินนั้นเป็นเรื่องยากสำหรับผู้ผลิต DRAM เพื่อปรับปรุงประสิทธิภาพโดยรวมและความเสถียร DDR5 แนะนำการแก้ไขข้อผิดพลาดบิตเดียวอัตโนมัติ (SEC) ซึ่งจะแก้ไขข้อผิดพลาดที่อาจเกิดขึ้นก่อนที่จะส่งข้อมูลไปยังคอนโทรลเลอร์ ในระดับระบบ DDR5 ยังคงสนับสนุน ECC โดยอาศัยรหัส Hamming เพื่อตรวจหาข้อผิดพลาดแบบสองบิต นอกจากนี้ DDR5 ยังรองรับฟังก์ชั่น Error Checking and Cleaning (ECS) ซึ่งตรวจจับความผิดพลาดของ DRAM ได้อย่างรวดเร็ว และป้องกันหรือลดเวลาหยุดทำงาน ECS ตอบสนองความต้องการของลูกค้าไฮเปอร์สเกลที่ใช้เซิร์ฟเวอร์หลายหมื่นเครื่องและต้องการลดต้นทุนการบำรุงรักษาและเวลาหยุดทำงานอย่างมาก
มาถึงในปี 2021-2022
ตามธรรมเนียมแล้ว JEDEC จะเผยแพร่มาตรฐาน DRAM ใหม่ล่วงหน้าก่อนผลเชิงพาณิชย์ ตามที่เราทราบจากแหล่งข้อมูลที่ไม่เป็นทางการ AMD, IBM และ Intel กำลังทำงานบนแพลตฟอร์มที่รองรับ DDR5 สำหรับเซิร์ฟเวอร์ที่จะวางจำหน่ายตั้งแต่สิ้นปี 2021 เป็นต้นไป ในขณะเดียวกัน JEDEC รายงานว่าอุปกรณ์ไคลเอนต์ที่รองรับ DDR5 จะเข้าสู่ตลาดหลังจากแพลตฟอร์มเซิร์ฟเวอร์ เพื่อเร่งการออกแบบ การพัฒนา และคุณสมบัติของแพลตฟอร์ม DDR5 รุ่นต่อไป วันนี้ Micron ได้เปิดตัวโปรแกรมเปิดใช้งานเทคโนโลยี DR5 ด้วย Cadence, Montage, Rambus, Renesas และ Synopsys ผู้เข้าร่วมโปรแกรมที่ผ่านการรับรองจะสามารถรับอุปกรณ์และโมดูล DDR5, ส่วนประกอบโมดูล (DDR5 RCD, DDR5 DB, DDR5 SPD-Hub, DDR5 PMIC, เซนเซอร์อุณหภูมิ DDR5 ฯลฯ) เอกสารข้อมูล แบบจำลองทางไฟฟ้าและความร้อน ตลอดจนการให้คำปรึกษาด้านความสมบูรณ์ของสัญญาณและความช่วยเหลือทางเทคนิคอื่นๆ ที่มา: JEDEC.org